Representative

Int. Cl.8 H04L 7/00(2006.01) Application 10-1999-7008718 (1999.09.22) Number/Date Unexamined Publication 10-2001-0005650 (2001.01.15) Number/Date **Publication** (2006.08.22)Number/Date Registration 10-0614424-0000 (2006.08.14) Number/Date Right of origianl Application **Origianl Application** Number/Date Final disposal of an 등록결정(일반) application Registration Status Registered International PCT/IB1999/00059 (1999.01.18) Application Number/Date International Publication WO 1999/38287 (1999.07.29) Unexamined Number/Date request for an 있음 examination Date of request for an examination/the 2004.01.16 / 16 number of claims **Designated States** 국내특허: 일본,대한민국 유럽특허: 오스트리아,벨기에,스위스,리히텐슈타인,독일,덴마크,스페인,프랑스,영국,그리스,아일랜드,이 탈리아,룩셈부르크,모나코,네덜란드,포르투칼,스웨덴,핀랜드 Applicant 코닌클리케 필립스 일렉트로닉스 엔.브이. 네델란드왕국, 아인드호펜, 그로네보드스베그 \* (네덜란드) Inventor/Deviser 사토다카시 네덜란드아아아인드호펜\*\*\*\*홀스틀란\* (네덜란드) 이병호 Agent 서울 종로구 수송동 80 번지코리안리빌딩5층(법무법인중앙) 이범래 서울 종로구 수송동80번지 코리안리빌딩5층(법무법인중앙) (대한민국) 신현문 서울 종로구 수송동 80번지 코리안리빌딩5층(법무법인중앙) (대한민국) 서울 강남구 역삼동647-15 한국타이어빌딩(특허법인태평양) (대한민국) rnority into (Country/Number/Date) 미국(US) (09/012,321) 19980123 네트워크 노드 동기 방법 Title of invention (Method for synchronizing network nodes) 동기 정보를 수신하는 사이클 슬레이브 노드에 응답하여, 사이클 슬레이브 노드의 논리 회로 Abstract 를 사용하여 타이머 오프셋 값을 결정하는 단계와, 상기 타이머 오프셋 값을 사이쿨 마스터 노 드에 전송하는 단계와, 타이머 오프셋 값에 기초하여, 사이클 마스터 노드의 논리 회로를 사용 하여 사이클 마스터 노드 사이클 타이머의 값을 조정하는 단계를 포함하는, 사이클 마스터 노 드를 사이클 슬레이브 노드에 동기시키는 방법. 동기 정보는, 사이쿨 슬레이브 노드 사이클 타 이머 중 한 사이클의 배수인 소정의 속도로 전해지는 사이클 리셋 신호이다. 사이클 마스터 노 드 및 사이클 슬레이브 노드는 제 1 네트워크 또는 서브 네트워크에 포함될 수 있고, 사이클 리 셋 신호는 상기 제 1 네트워크 또는 서브 네트워크 외부의 제 2 네트워크 또는 서브 네트워크 에 의해 제공될 수 있다.

每2001-0005650

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.<sup>6</sup> H04L 7/00

(11) 공개번호

号2001-0005650

(43) 공개일자

2001년 01월 15일

185-AC 1700	
(21) 출원번호 (22) 출원일자 번역문제출일자	10-1999-7006718 1999년 09월 22일 1999년 09월 22일
(86) 국제출원번호 (86) 국제출원출원일자 (81) 지정국	PCT/JB1999/00059 (67) 국제공개변호 W0 1999/38267 1999년01월18일 (87) 국제공개일자 1999년07월29일 타 유럽특허 : 오스트리아 벨기에 스위스 리히텐슈타인 독일 덴마크 스페인 프랑스 영국 그리스 아일랜드 이탈리아 툭셈부르크 모나코 네덜란드 포르투할 스웨덴 핀랜드 국내특허 : 일본 대한민국
(30) 무선권주장 (71) 출원민	9/012,321 1998년01월23일 미국(US) 코닌물리케 필립스 일렉트로닉스 엔,브이, 요트.게,마, 볼페즈 네델란드왕국, 마인드호펜, 그로네보드스베그 1
(72) 발명자	사토다카시 네덜란드아아아인드호펜5656홀스틀란6
(74) 대리인 <i>실사원구 : 없용</i>	이병호
(64) 네트워크 노트 💖	

## 企學

조계 정보를 수신하는 APR를 슬레이브 노트에 용답하며, APR를 슬레이브 노트의 논리 회로를 사용하여 타이머 오프셋 값을 결정하는 단계와, 상기 타이머 오프셋 값을 APR를 US스터 노트에 진송하는 단계와, 타이머 오프셋 값에 기초하며, APR를 US스터 노트의 논리 회로를 사용하여 APR를 US스터 노트 APR을 타이머의 값을 조정하는 단계를 포함하는, APR을 US스터 노트를 APR을 슬레이브 노트에 돌기시키는 방법, 토계 정보는, APR을 슬레이브 노트 APR을 EPOID 중 한 APR을의 배수인 소정의 속도로 전해지는 사이를 리셋 신호이다. APR을 US스터 노트 및 APR을 슬레이브 노트는 제 1 네트워크 또는 서브 네트워크 교에 포함될 수 있고, APR을 리셋 신호는 상기 제 1 네트워크 또는 서브 네트워크 연부의 제 2 네트워크 또는 서브 네트워크에 의해 제공할 수 있다.

### BULE

## 51

### MOIN

채雄器 마스터 노드, 세대용 슬레이브 노드, 네트워크

## 图想料

## 刀硷型饼

본 발명은 입반적으로 하나 이상의 네트워크 또는 서브 네트워크에서 基礎縣 마스터 및 科研察 슬레이브 노드를 海球하는 기술에 관련되고, 특히, 科研報 슬레이브 노드로 공급되는 외부 네트워크 또는 서브 네 트워크로부터의 육內 정보를 사용하여 ANTI용 슬레이브 노드에 AFIR은 마스터 노드를 목가시키는 기술에 관련된다.

### 加利刀弹

종래의 네트워크에서, 다양한 전자 구성 요소(예를 들어, 컴퓨터, 소비자 전자 장치, 기구, 사무 자동화장비 등)가 로캡 버스(통상적으로, "IEEE 1394" 버스로 언급되는 IEEE 1394 표준에 의해 정의된 직렬 버스)를 통해 상호 접속된다. 상기 로컬 버스에 의해 상호 접속된 각 성분들은 상기 버스 상에서 "노드 (nodes)"로 언급된다. 통상적으로, 로컬 버스(통상 "로컬 사용을 마스터"로 언급함) 상의 노드를 중 하나는, 공통 사용을 필럭을 생성하며, 상기 버스 상의 나머지 모든 노드들(통상 "사용을 슬레이브 노드"로 언급함)에 분배한다. 일반적으로, 사용을 슬레이브 노드 각각은 로컬 사용을 따스터에 의해 목표적으로

업데이트되는 AKA # 타이머를 갖는다.

일부 네트워크는 복수의 개별 네트워크를(그 각각은 자신의 로컬 버스를 갖는다)로 구성된다. 상기 전체 네트워크 내의 개념 네트워크들은 통상적으로 "서브 네트워크"로 언급된다. 상기 서브 네트워크는 하나 미상의 "브리지(bridges)"에 의해 연결되고 상호 접속된다.

일부 네트워크醬은 네트워크 와이드 基礎體 클릭("基項條") 臺灣를 사용한다. 네트워크가 서브 네트워크 로 분할될 때, 각 서브 네트워크의 로컬 基項層 마스터는, 네트워크 와이드 물럭 臺灣를 유지하기 위해 네트워크 와이드("글로벌") 사명를 마스타에 뚜렷되어야만 한다. 상기 네트워크에서, 각각의 로컬 사명 물 마스터는 네트워크 내의 하나 이상의 브리지에 위치한다. 통상적으로, 각 로컬 사명을 마스터는 "브 리지 포탈(bridge portal)" 내에 포함된다.

예를 들어, 두 서브 네트워크 중 제 1 서브 네트워크믹 로릴 배스에 접속된 제 1 브리지 포탈과, 상기 두 서브 네트워크 중 제 2 서브 네트워크의 로릴 배스에 접속된 제 2 브리지 포탈을 갖는 브리지로 상호 접 속된 두 서브 네트워크를 갖는 공지된 네트워크에서, 상기 제 1 서브 네트워크에 대한 로릴 시한를 때스 터는 제 1 브리지 포탈에 포함되고, 상기 제 2 서브 네트워크에 대한 로릴 시대를 때스터는 제 2 브리지 포탈에 포함된다. 네트워크 와이드 클럭 증권는 로릴 사이를 때스터 사이에서(즉, 제 1 및 제 2 브리지 포탈 사이에서) 물럭 등가 정보를 통과시키 이루어진다. 그러나, 로릴 사태를 따스터를 브리지 내에 위 포탈 사이에서 등록 등가 정보를 통과시키 이루어진다. 따라서, 네트워크 내의 하나 이상의 브리지를 통해 네트워크 와이드 클럭 河灣 유지하면서 넌 브리지 노드(non-bridge node)가 로릴 시대를 마스타이 도록 하는 기술이 필요하다. 보다 넓게는, 하나 이상의 서브 네트워크를 포함하는 네트워크 내에서 시대를 슬레이브 노드 중 하나에 사내를 마스터를 통과시키는 메카니즘을 필요로 한다. 본 발명은 상기 요구 를 출러이브 노드 중 하나에 사내를 마스터를 통과시키는 메카니즘을 필요로 한다. 본 발명은 상기 요구

## 坚固의 各种营 祖恩

본 발명은, 그 일면이, 사이를 마스터 노드를 사이를 슬레이브 노드에 돌겨시키는 방법으로서, 상기 사태를 슬레이브 노드 내의 논리 회로를 사용하여, 臺계 신호를 수신하는 상기 사이를 슬레이브 노드에 용답하여, 타이대 오프셋 값을 결정하는 단계와, 상기 타이대 오프셋 값을 살기 사이를 따스터 노드에 건송하는 단계와, 상기 타이대 오프셋 값에 기초하여 자네를 다스터 노드의 논리 최로를 사용하여, 상기 타이대 오프셋 값에 기초하여 자네를 마스터 노드 사이를 마스터 노드의 논리 최로를 포함하는 방법이다. 상기 조계 정보는, 사이를 슬레이브 노드 사이를 타이대의 1 사이들의 배수인 소정의 속도로 전달된다. 개시된 실시에에서, 상기 사이를 슬레이브 노드 사이를 타이대의 1 사이들의 배수인 소정의 속도로 전달된다. 개시된 실시에에서, 상기 사이를 슬레이브 노드 부이라 오프셋 레지스터를 더 포함하고, 상기 사이를 마스터 노드는 타이대 조정 레지스터를 더 포함한다.

- 삼기 科議器 슬레이브 노드의 상기 논리 회로룹 사용하며 상기 타이머 오프셋 값을 결정하는 단계는,
- 상기 科爾琴 타이마 리셋 신호를 검출하는 단계와.
- 상기 사명률 슬레이브 노드 세배를 타이대의 값은 판독하는 단계와,
- 상기 사용률 슬레이브 노드 사회를 타이마에서 판독한 값으로부터 상기 타이마 오프셋 값을 유도하는 단계와,
- 상기 타이머 오프셋 값을 삼기 타이머 오프셋 레지스터에 로딩하는 단계를 포함한다.
- 상기 타이며 오프셋 값을 삼기 科議書 마스터 노드에 전승하는 단계는,
- 상기 타이머 오프셋 레지스터로부터 상기 타이머 오프셋 값을 판독하는 단계와,
- 비율기 데이터 전송 프로토콜을 이용하여 상기 타이머 오프셋 값을 상기 시대를 마스터 노트에 전달하는 단계를 포함한다.
- 상기 사용률 마스터 노트의 상기 논리 회로를 사용하여 상기 科理를 마스터 노트 사용를 타이머의 값을 조정하는 단계는,
- 상기 사명률 슐레이브 노드로부터 수신한 상기 타이머 오프셋 값을 상기 타이머 조정 레지스터에 로딩하는 단계와,
- 상기 사진腎 마스터 노드 사제를 타이머의 값을 판독하는 단계와,
- 상기 基準章 마스터 노트 基底器 타이더에서 판독한 값으로부터 상기 타이며 오프셋 값을 감산하며, 조정 된 基粹語 타이머 값을 생성하는 단계와,
- 상기 조정된 사명縣 타이머 값으로부터 최종의 조정된 사태를 타이머 값을 유도하는 단계와,
- 상기 최종의 조정된 APO[및 타이더 값을 상기 APO[및 미스터 노드 AED]殿 타이더에 로딩하는 단계를 포함 한다.
- 상기 사이풀 슬레이브 노드 AION를 타이대에서 판독한 값으로부터 상기 타이대 오프셋 값을 유도하는 단계는,
- 상기 科理을 타이며 리셋 신호가 검출된 제 1 시간과 상기 값이 상기 科理을 슬레이브 노드 사용을 타이 머에서 판독된 시간 사이에 경과된 물럭 사용율의 수물 계산하는 단계와.
- 상기 ARN를 슬레이브 노드 ARRF를 타이더에서 판독된 값으로부터 상기 타이머 오프셋 값을 구성하는 상 기 계산 단계의 결과를 감산하는 단계를 포함한다.
- 상기 최종 조정된 糾隊률 타이머 값을 유도하는 단계는,

상기 값이 삼기 사이를 대스터 노드 사이를 타이더에서 판독되는 제 1 시간에서 시작하여, 삼기 최종 조정된 사이를 타이더 값이 삼기 최대를 대스터 노드 사이를 타이더에 로딩되는 제 2 시간에서 종료하는 모든 필요한 처리를 실행하는데 필요한 물럭 사이용의 수를 계산하는 단계와,

상기 계산 단계의 결과를 상기 조정된 基項를 타이며 값에 가산하는 단계로서, 그 가산 단계의 결과가 상 기 최종 조정된 基係器 타이며 값인 단계를 포함한다.

개시된 실시에에서, 상기 서명을 다스터 노드 및 상기 서명을 슬레이브 노드는 제 1 네트워크의 일부이고, 상기 물거 정보는 상기 제 1 네트워크의 외부인 제 2 네트워크에서 공급된다.

양호하게는, 본 발명에 따른 방법은, 상기 시대國 마스터 노드 시대國 타이머의 상기 값을, 상기 세대黨 타이머 리셋 신호에 臺灣된, 상기 제 1 서브 네트워크의 상기 사대를 슬레이브 노드 모두에, 정규적으로 (regularly) 분배하는 단계를 더 포함한다.

본 발명은, 다른 면에서 보면, 본 발명의 방법을 실행하는 시스템을 포함한다. 본 발명은, 제 1 로벌 버스에 접속된 복수의 제 1 노드를 포함하는 제 1 서브 네트워크와,

제 2 로컬 버스에 접속된 복수의 제 2 노드를 포함하는 제 2 서브 네트워크와.

상기 제 1 및 제 2 서브 네트워크를 삼호 접속하는 브리지를 포함하는 네트워크로서,

삼기 브리지는,

상기 제 1 로컬 베스에 면결되는 제 1 보리지 포탈과,

상기 제 2 로립 버스에 면결되는 제 2 브리지 포탈과,

상기 제 1 및 제 2 브리지 포탈을 상호 접속하는 상호 접속 시스템을 포함하고, 상기 제 1 서브 네트워크 의 로벌 編制器 마스터로 기능하는 상기 제 1 노드 중 선택된 하나는 넌 브리지 노드인 네트워크.

개시된 실시에에서, 상기 제 1 및 제 2 브리지 포함은 각각 본 발명에 따라 구성된 사태를 슐레이브 노드를 포합하고, 상기 제 1 및 제 2 서브 네트워크에 대한 로큅 사태를 마스터는 각각 본 발명에 따라 구성 된 사태를 마스터 노드를 포합한다.

본 발명의 상기 및 기타 특징, 목적, 이점 등은 도면을 참고로 한 이하의 설명에 자세히 기재되어 있다.

## EBU ABS US

도 1은 본 발명의 양호한 실시예의 방법을 실행하는 시스템의 블록도.

도 2는 본 발명의 에서적 실시에에 따라 구성된 네트워크의 블록도.

도 3은 본 발명의 다른 예시적 실시에에 따라 구성된 네트워크의 블록도.

### WAIDE

본 발명의 방법者 실행하는 시스템의 불록도督 도시한 도 1을 참고로 설명한다. 도 1에는 사업縣 슐레이브 노드(20)와 사이를 대스터 노드(22)를 상세히 도시하였다. 林城縣 슐레미브 노드는, 마이크로제머기(24)와, 타이대 오프셋 레지스터(26)와, 소청의 물럭으로 통작하는 수정(crystal:28)에 의해 클럭킹되는 사이를 타이대(30)를 갖는 세여를 들럭 서보시스템(27)을 포함한다. 사이를 마스터 노드(22)는 마이크로 제어기(32)와, 타이머 조정 레지스터(34)와, 소정의 클럭 속도로 등작하는 수정(36)에 의해 플럭킹되는 사대를 타이대(38)를 갖는 사대를 들럭 서보시스템(35)을 포함한다. 각각의 사업을 타이머(30 및 38)는, 전류 타이머 값(즉, 전류 카운트)에 나타나는 전류 사태를의 부분을 나타내는 부분 값(fractional value)을 기억하는 하나의 필드와, 사업을 타이머가 완료된 총 (진행/누계) 사이를 수를 나타내는 출 사용을 기억하는 하나의 필드와, 사업을 타이머가 완료된 총 (진행/누계) 사이를 수를 나타내는 출 사용을 가운트를 기억하는 또다른 필드를 포함하는, 각각의 데이터 필드 또는 레지스터를 포함한다.

중래의 네트워크에서, 科明家 마스터 노드(22)는, 그 세현평 타이머 값을, 네트워크 또는 그 일부분의 로 될 서브 네트워크에서, 나대지 모든 노드(즉, 모든 사태를 슬레이브 노드)에 정규적으로 분배하고, 따라 서, 네트워크나 서브 네트워크 내의 모든 사태를 슬레이브 노드에서의 서한흥 타이며들은 사태를 대스터 노드(22)의 사태를 대스터(38)에 각각 臺灣된다.

그러나, 본 발명에 따르면, 네트워크 또는 서브 네크워크 내의 AI여혈 슬레이브 노드 중 하나는, 도 1의 사업路 슬레이브 노드(20)로 도시된 바와 같이, 외부 네트워크 또는 서브 네트워크로부터 臺灣 EHOID 리셋 식효를, 리셋 라인(40)番 통해 수신한다. 이 리셋 신호는 1 사업됐의 배수인 소정의 속도로 규칙적으 로 전해진다.

본원에서 "ABB를"이란 용어는, ABB를 EHOID가 초기 값부터 최종 값까지 카운트하기에 필요한 시간 주 기이대, EHOIDI 레지스터는 순환(wrap-arround) 章 그 초기 값으로 열어간다. 예를 물어, ABB를 EHOIDI 가 모듈로 N 카운터로 실행될 경우, "ABB를"은 진행 후 초기 값(A)으로 돌아가기까지, 초기 값(A)부터 (A) + N-1까지 카운터가 카운트하기에 필요한 시간 주기이다. 상기 초기 값은 통상 이이다.

본 발명에 [D로면, 사印券 슬레이브 노드(20)의 마이크로제어기(24)는 미하의 단계로 포함하는 제어 알고 리듬者 실행하도록 프로그래밍된다.

- (1) 외부 불가 서대를 리셋 신호를 검출한다.
- (2) AIO(종 EHOIDH(30)의 부분 값(1 AIO(종 미만)을 판독한다.

바람직하게는, 상기 부분 값은, 전투 AFR를 타이더 값(즉, 전류 카운트)가 N/2와 갈거나 그보다 작으면

포지티브이고, N/2 보다 크면 네가티브인 정수로 나타내지만, 본 발명이 이에 제한되는 것은 아니다(예를 들어, 포지티브/네가티브 전이의 임계값은 A項證 타이머(30)의 초기 값과 최대 값 사이의 임의의 적절한 값으로 설정할 수 있다), 예를 들어, A項證 타이머(30)가 8,000의 계수(N)를 갖는다면, 상기 부분 값 (1)을, 전류 카운트가 4,000 이하인 경우, A項證 타이머(30)의 전류 카운트(X)와 같은 포지티브 정수 값 으로 나타낼 수 있고, 전류 카운트(X)가 4,000 미만일 경우, A여를 타이머(30)의 전류 카운트(X)와 계수 (N) 사이의 차이와 같은 네가티브 정수 값으로 나타낼 수 있다. 즉, X ≤ N/2 미면, 1=X로서, 포지티브 정수 값이고, X > n/2이면, 1 = (X-N)로서, 네가티브 정수 값이다.

- (3) 외부 管理 AKD를 리셋 신호가 검출된 시간과 부분 ABB를 타이머 값이 판독된 시간 사이에서 얼마나 많은 클릭 ABB을이 지났는가를 계산한다.
- (4) 단계(2)에서 판독한 부분 사이를 타이어 값으로부터 단계(3)의 결과를 감산한다.
- (5) 단계(4)의 결과를 타이마 오프셋 레지스터(26)의 타이머 오프셋 값으로 로딩한다.
- (6) 타이머 오프셋 레지스터(26)로부터 타이머 오프셋 값을 판독하여, 비景河 데이터 전송 메카니즘을 사용하여, 편리한 시간에 상기 타이머 오프셋 값을 基態器 파스터 노드(22)로 전송한다. 그러나, 타이머 오프셋 값이 이면, 科印表 마스터 노드(22)로 전송할 필요는 없다(따라서, 그 경우, 林原華 마스터 노드 (22)에서의 科理器 타이머(38)의 값을 조정할 필요가 없다).

본 발명이 전적으로 하드웨어(프로그래밍된 마이크로제어기를 사용하는 대신)에서 실행되거나, 상기 포로 세실 지연을 제거하거나 타이머 오프셋 값의 유도 등에 사용되는 고정된 프로세싱 지연을 내는 다른 편리 한 방법으로 실행되면, 단계(3 및 4)는 생략할 수 있다.

또한, 본 발명에 따르면, 사형을 마스터 노드(22)의 마이크로제어기(32)는 다음의 단계를 포합하는 제대 알고리듬을 행하도록 프로그래밍된다.

- (1) 基礎縣 슬레이브 노드(20)로부터 수신한 타이머 오프셋 값을 타이미 조정 레지스터(34)에 로딩한다.
- (2) 科琪爾 타이머(38)의 부분 값(1 최道縣 미만)을 판독한다.
- (3) 단계(2)에서 基礎器 타이머(38)에서 판독한 부분 基準器 타이머 값으로부터, 단계(1)에서의 타이머 조청 레지스터(34)에서 판독한 타이머 오프셋 값을 감산한다.
- (4) 단계(2)에서 科別語 타이머(38)에서 판독한 부분 AI(韓國 타이머 값으로부터 시작하고, 최종(조정된) 서頭夢 타이머 값이 AI(中華 타이머(38)에 로딩된 시간의 끝(즉, 단계(6) 이후)에서 중로하는, 필요한 모 은 프로세상을 실행하기에 얼마나 많은 물럭 사용량이 필요한 지 계산한다.
- (5) 단계(3)의 결과를 단계(4)의 결과에 가산하고, 임의의 필요한 서頃體 타이머(38)의 순환 프로세상 (wrap-erround processing)을 실행한다. 예를 들어, 합이 최대 값보다 크면(즉, 오버플로우 상황이 밀어나면), 사태를 타이머(38)의 계수(N)는 상기 합으로부터 감산되어 결과 값이 되어야 하고, 총 사태를 카운트는 1만큼 증가하여야 한다. 또한, 상기 합이 초기 값보다 작으면(즉, 언더플로우 상황이 일어나면), 排除를 타이머(38)의 계수(N)는 상기 함에 가산되어 결과 값이 되어야 하고, 총 사태를 카운트는 1만큼 감소되어야 한다.
- (6) 조정된 사태를 타이마 값을 구성하는, 단계(5)의 결과 값을 사태를 타이마(38)에 로딩한다.

본 발명이 전적으로 하드웨어(프로그래밍된 마이크로제어기를 사용하는 대신)에서 실행되거나, 삼기 프로 세성 지연을 제거하거나 타이머 오프셋 값의 유도 등에 사용되는 고정된 프로세싱 지연을 내는 다른 편리 한 방법으로 실행되면, 단계(4)는 생략할 수 있다.

상기 설명한 본 발명의 방법에 따라, A模量 따스터 노드(22)의 A(4)器 타이머 값은 외부 等為 A(4)器 리 셋 신호에 海河되고, 따라서, 외부 智利 A(4)를 리셋 신호에 증기된 네트워크 또는 서브 네트워크 내의, 모든 A(4)를 슬레이브 노드(A(4))을 슬레이브 노드(20) 내의 A(4)를 타이머(30) 포함)의 A(6)를 타이머물 유지한다. 당업자라면, 본 발명의 방법(및 시스템)이 간편하고, 신뢰성 있으며, 데이터(예쁨 불어, 패킷) 손실이나 좀처럼 없는 A(3)를 슬레이브 노드로부터의 계환에 비교적 영향을 받지 않는다.

본 발명의 예시적 실시에에 따라 구성된 네트워크(50)가 도 2에 도시된다. 상기 네트워크(50)는 서브 네트워크(A)의 로컬 버스(A)에 접속된 복수의 노드(Na)와 서브 네트워크(B)의 로컬 버스(B)에 접속된 복수의 노드(Nb)를 포함한다. 서브 네트워크(A 및 B)는, 로컬 버스(A)에 연결된 브리지 포탈(A)과 로컬 버스(B)에 연결된 브리지 포탈(A)과 로컬 버스(B)에 연결된 브리지 포탈(A)과 로컬 버스(B)에 연결된 브리지 포탈(A)을 포함하는 브리지(56)를 통해 상호 접속된다. 브리지 포탈(A 및 B)은 유션 또는 무선 상호 접속 시스템(때때로 "내부 구조(Internal fabric)"로 연급됩)(55)으로 상호 접속된다.

브리지 포탈(A)은 본 발명에 따른 구성의 ARQ를 슐레이브 노드(60)(예쁠 물어, 도 1에 도시된 ARQ형 슐 레이브 노드(20) 등)를 포함하고, 브리지 포탈(B)은 본 발명에 따른 구성의 ARQ형 슐레이브 노드(62)(예 물 들어, 도 1에 도시된 ARQ형 슐레이브 노드(20) 등)을 포함한다.

서브 네트워크(A)용 로컬 시印書 마스터(도 1에 도시된 시印를 마스터 노드(22) 등)는 서브 네트워크(A)의 로컬 버스(A)에 접속된 노드(Na) 중 임의의 선택된 하나일 수 있고, 서브 네트워크(B)용 로컬 사明縣 마스터(도 1에 도시된 시印票 마스터 노드(22) 등)는 서브 네트워크(B)의 로컬 버스(B)에 접속된 노드 (Nb) 중 임의의 선택된 하나일 수 있다.

따라서, 상기 에시적 실시예와 같이, 로릴 AFR를 마스터로 지정된 것을 제외하고, 서브 네트워크(A)의 모든 노드(Na)는, 증래의 슬레이브 노드로 적절히 실행되고, 또한, 로컬 ARRA를 마스터로 지정된 것을 제 외하고, 서브 네트워크(B)의 모든 노드(Nb)는, 증래의 슬레이브 노드로 적절히 실행된다. 따라서, 각각 의 로컬 사이를 마스터는 넌 브리지 노드이다. 물론, 브리지 포탈(A 또는 B) 중 하나가 AFR을 슬레이브 노드 대신에 AFR를 마스터 노드를 포함할 수 있고, 이 경우, 단지 로컬 제대를 마스터 중 하나만이 넌 브리지 노드이다.

본 발명의 다른 실시에에 따른 구성의 네트워크(66)가 도 3에 도시된다. 네트워크(66)는, 로컬 버스(A, B, C)를 포함하는 복수의 로컬 버스와, 브리지(A, B)를 포함하는 복수의 브리지를 포함한다. 네트워크 (66)에서 상호 연쇄(daisy-chained)될 수 있는 브리지 및 버스의 수는 실질적으로 제한되지 않는다.

현재 유용한 기술로는, 두 브리지 중 고정된 하나(A 또는 B)가 로컬 버스(A)에 대한 로컬 AEB를 대스터를 포함하여야만 한다. 그러나, 본 발명에서는, 두 브리지 중 선택한 하나(A 또는 B)가 본 발명에 따라 구성된 AEB를 IF소를 노트를 포함할 수 있고, 상기 두 브리지 중 나머지 하나(B 또는 A)가 본 발명에 따라라 구성된 AEB를 슬레이브 노트를 포함할 수 있다. 따라서, 네트워크 디자이너는 네트워크를 구성 또는 지구성함에 있어 매우 탄력적으로 할 수 있어, 로컬 버스(A)에 대한 로컬 시행을 마스터를 포함해야 하는 브리지 중 고정된 하나(A 또는 B)에 구속되지 않는다.

#### BEKBIONUS

지금까지 본원에서 본 발명을 상세히 설명하였지만, 당업자라면 본원의 청구범위에서 정의된 본 발명의 정신 및 관점을 벗어나지 않는, 본원에서 설명한 기본적인 독창적인 개념의 다양한 변경 및 수정이 가능 함을 알 것이다.

예를 들어, 이상에서는 제어 알고리듬을 적절히 프로그래밍된 마이크로제어기(24 및 32)로 실행하였지만, 당업자라면 임의의 간편한 하드 와이머(hard-wired) 또는 프로그래밍 가능한 디지털 신호 처리 또는 논리 회로를 이용할 수 있음은 명백하다.

또한, 상기 본원에서는 타이머 오프셋 레지스터(26) 및 타이머 조정 레지스터(34)를 각각의 레지스터로 설명하였지만, 어드레싱의 관점에서 단일 레지스터로 실행할 수 있고, 본 발명을 하드웨어로 실행한다면, 타이머 오프셋 레지스터(26)는 판독 전용으로, 타이머 조정 레지스터(34)는 기록 전용으로 할 수 있다.

본 발명의 방법을 실행하는 레지스터 및 논리 회로는 현재의 링크층 칩(예쁠 틀머, IEEE 1394 링크층 칩)들 사용하는 소프트웨어로 실행할 수 있고, 현재 개발 하에 있는 미래의 링크총 칩의 하드웨어에서도 실행할 수 있다.

소정의 네트워크 내의 모든 노드(또는 선택한 노드)는, 예를 들어, 타이머 오프셋 레지스터(26) 및 타미 머 조정 레지스터(34)(또는 그와 등등한 것)를 모두 포함하는, 필요한 하드웨며 및/또는 소프트웨머 모두 에 간단히 포함시켜, 본 발명에 따른 本域器 마스터 노드 또는 林道景 슬레이브 노드로 기능하도록 만들 수 있다.

## (57) 哲子의 世界

## 천구합 1

사이를 마스터 노트(22)를 사이를 슬레이브 노트(20)에 등 역시키는 방법으로서,

상기 사태로 슬레이브 노드(20) 내의 논리 회로(24)를 사용하여, 교존 정보를 수신하는 상기 사태를 슬레 이브 노드(20)에 응답하며, ENIH 오프셋 값을 결정하는 단계와,

상기 EHOLDI 오프셋 값을 상기 사태縣 마스터 노드(22)에 전송하는 단계와,

상기 사태를 마스터 노드(22) 내의 논리 회로(32)를 사용하며, 상기 타이머 오프셋 값에 기초하여 사태졌 마스터 노드 사태롱 타이마(38)의 값을 조정하는 단계를 포함하는 방법.

## 청구함 2

제 1 함에 있어서, 상기 發揮 정보는 사태를 타이며 리셋 신호를 포함하는 방법,

## 청구항 3

제 2 함에 있어서,

살기, 사이를 슬레이브 노드(20)는 1 本味활동안 초기 값부터 최종 값까지 카운트하는 사미용 타이머(30) 를 더 포함하고,

상기 <sup>44</sup>種類 ENIO 리셋 신호는 상기 44표를 슬레이브 노드 AA용했 ENIO (30)의 1 基礎部의 배수인 소 정의 속도로 전달되는 방법.

## 성구합 4

제 3 할에 있어서,

상기 科爾學 슬레이브 노도(20)는 타이대 오프셋 레지스터(26)를 더 포합하고,

상기 基項을 마스된 노드(22)는 타이머 조정 레지스터(34)를 더 포함하며,

상기 科問感 슐레이브 노드(20) 내의 상기 논리 회로(24)를 사용하여 상기 타이대 오프셋 값을 결정하는 단계는,

삼기 (根質器 EHOID) 리셋 신호물 검출하는 단계와,

상기 科明를 슬레이브 노드 사태를 타이머(30)의 값을 판독하는 단계와,

상기 A節臺 슬레이보 노드 A原變 타이머(30)에서 판독한 값으로부터 상기 타미머 오프셋 값을 유도하는 단계와,

상기 타이대 오프셋 값을 상기 타이머 오프셋 레지스터(26)에 로딩하는 단계를 포함하는 방법.

### 청구합 5

제 4 함에 있어서,

상기 타이머 오프셋 값을 상기 科學學 대스터 노드(22)에 전송하는 단계는,

상기 타이머 오프셋 레지스터(26)로부터 상기 타이머 오프셋 값을 판독하는 단계와,

비場運 데이터 전송 프로토를을 이용하여, 상기 타이대 오프셋 값을 상기 사교를 마스터 노드(22)에 전달하는 단계를 포함하는 방법.

#### 청구함 6

제 4 함에 있어서,

상기 서대를 마스터 노드(22) 내의 상기 본리 회로(32)를 사용하여 상기 서대를 마스터 노드 사태를 타이 대(38)의 값을 조정하는 단계는,

상기 基礎書 슬레이브 노드(20)로부터 수신한 상기 타이머 오프켓 값을 상기 타이며 조정 레지스터 (34)에 로딩하는 단계와,

상기 사대용 마스터 노드 세대를 타이머(38)의 값을 판독하는 단계와,

상기 A(韓國 대스터 노드 A(明陽 타이대(38)에서 판독한 값으로부터 상기 타이대 오프셋 값을 감산하며, 조정된 A(明陽 타이대 값을 생성하는 단계와,

상기 조정된 세점圖 타이머 값으로부터 최종의 조정된 科爾를 타이머 값을 유도하는 단계와,

상기 최종의 조정된 基準器 EH이더 값을 상기 基準을 마스터 노드 基準體 EH이더(38)에 로딩하는 단계를 포함하는 방법.

### 경구함 ?

제 4 항에 있어서,

상기 사이를 슬레이브 노도 사이를 타이머(30)에서 판독한 값으로부터 상기 타이머 오프셋 값을 유도하는 단계는

상기 사용를 타이며 리셋 신호가 검출된 제 1 시간과, 상기 판독 값이 상기 사용을 슬레이브 노드 사용를 타이며(30)에서 판독된 시간 사이에 경과된 클릭 사용을의 수를 계산하는 단계와,

상기 사여를 슬레이브 노드 사회를 타이머(30)에서 판독된 값으로부터 상기 계산 단계의 결과를 감 산하는 단계로서, 그 단계의 결과가 상기 타이머 오프셋 값을 구성하는 단계를 포합하는 방법.

## 청구함 8

제 6 함에 있어서,

상기 최종의 조정된 사체를 타이머 값을 유도하는 단계는,

상기 값이 상기 사명률 대스턴 노드 사명를 타이머(38)에서 판독되는 제 1 시간에서 시작하며, 상기 최종의 조정된 사時器 타이머 값이 상기 사용療 마스터 노드 사명을 타이머(38)에 로딩되는 제 2 시간에 서 종료하는 모든 필요한 처리를 설행하는데 필요한 물럭 시판률의 수를 계산하는 단계와,

상기 계산 단계의 결과를 상기 조정된 基礎歷 타이머 값에 가산하는 단계로서, 그 가산 단계의 결과 가 상기 최종의 조정된 사업縣 타이머 값인 단계를 포함하는 방법,

## 청구항 9

제 1 할에 있어서.

상기 科科를 마스된 노드(22) 및 상기 사斑器 슐레이브 노드(20)는 제 1 네트워크의 일부이고,

상기 종명 정보는 상기 제 1 네트워크 외부의 제 2 네트워크에서 공급되는 방법.

### 점구함 10

제 1 할에 있어서,

상기 科理學 마스터 노드(22) 및 상기 사명을 슬레이브 노드(20)는 제 1 서브 네트워크의 밀부미고,

상기 % 집 정보는 상기 제 1 서브 네트워크 외부의 제 2 서브 네트워크에서 공급되는 방법.

## 청구함 11

제 3 항에 있머서,

상기 林陽黑 대스터 노도(22) 및 상기 사田縣 슐레이브 노도(20)는 복수의 부가적인 사태縣 슐레이브 노

드를 포함하는 제 1 서브 네트워크의 일부미고,

상기 基準器 EPOIDH 리셋 신호는 상기 제 1 서보 네트워크 외부의 제 2 서보 네트워크에서 공급되는 방법.

## 청구함 12

제 11 항에 있어서, 상기 科研器 마스타 노도 사磁器 타이머(38)의 상기 값을, 상기 저대線 타이머 리셋 신호에 목겨된, 삼기 제 1 서보 네트워크의 상기 사업용 슬레이브 노드 모두에, 정규적으로(regularly) 분배하는 단계를 더 포함하는 방법.

#### 점구함 13

제 3 함에 있대서.

상기 서語書 마스터 노드(22) 및 상기 사태를 슐레이브 노드(20)는 복수의 부가적인 사태를 슐레이브 노 드를 포함하는 제 1 네트워크의 일부이고,

삼기 為難盡 타이머 리셋 신호는 상기 제 1 네트워크 영부의 제 2 서보 네트워크에서 國內적으로 (synchronously) 공급되는 방법.

#### 청구함 14

제 13 항에 있어서, 상기 科質器 마스터 노드 林明縣 타이머(38)의 상기 값을, 그 사명될 타이머가 상기 사명을 타이머 리셋 신호에 돌려된, 상기 제 1 네트워크의 상기 사명을 슬레이브 노드 모두에 정규적으로 분배하는 단계를 더 포함하는 방법.

## 월구한 15

사용을 슬레이브 노드 사용을 타이머(30) 및 사용을 슬레이브 노드 논리 회로(24)을 포함하는 사용을 슬레이브 노드(20)와,

사명류 마스터 노드 사이큐 타이머(38) 및 사행류 마스터 노드 논리 회로(32)를 포함하는 서화를 마스타 노드(22)를 포함하는 시스템으로서,

상기 基礎等 슬레이브 노드 논리 회로(24)는 長遠 정보에 응답하여 타이머 오프셋 값을 결정하고, 그 타 이머 오프셋 값을 상기 基礎變 마스터 노드(22)에 전송하며.

상기 사이를 마스터 노트 논리 회로(22)는 상기 타이머 오프셋 값에 기초하여 상기 사이를 마스터 노트 사용량 타이머(98)의 값을 조정하는 시스템.

### 취구함 16

제 1 로컬 버스(로컬 버스 A)에 접속된 복수의 제 1 노드를 포함하는 제 1 서브 네트워크(서브 네트워크 A)와,

제 2 로컬 버스(로컬 버스 B)에 접속된 복수의 제 2 노드를 포함하는 제 2 서브 네트워크(서브 네트워크B)와,

상기 제 1 및 제 2 서브 네트워크뮴 삼호 접속하는 브리지(56)를 포함하는 네트워크(50)로서,

삼기 브리지(56)는,

상기 제 1 로컬 버스(로컬 버스 A)에 면결되고, 청구합 150개 정의된 基礎器 슬레이브 노드(60)를 포함하는 제 1 브리지 포탈(포탈 A)과,


상기 제 2 로컬 버스(로컬 버스 B)에 면결되고, 청구항 15에 정의된 科科縣 마스터 노드(22)를 포함하는 제 2 브리지 포탈(포탈 B)과,

상기 제 1 및 제 2 브리지 포탈을 상호 접속하는 상호 접속 시스템(65)을 포함하고,

상기 제 1 서브 네트워크(서브 네트워크 A)의 로컬 ARDI를 마스터로 기능하는 상기 제 1 노드들(Na) 중 선택된 하나는 넌 브리지 노드(non-bridge node)인 네트워크.

£ø





502

